一、采购项目信息 1．项目名称：华中科技大学存算系统设计及算法开发2．项目编号：HW********、HJXG********．项目概况： 序号 服务名称 说明 最高限价 1 存储器阵列芯片测试硬件系统方案 提交一套用于存储器阵列芯片测试###路内核设计方案及FPGA数字系统设计方案，要求： 1.支持器件读、写、并行计算以及阈值输出功能 2.计算并行度不低于64×64 3.支持多片扩展 4.阈值输出功能延迟低于10μs 5.提供芯片片选信号 6.测试器件阻值范围为：1k欧姆~10M欧姆 人民币20万元 2 存储器阵列芯片测试上位机算法设计方案 提交一套用于控制FPGA系统的上位机算法设计方案以及接口调用/控制方式说明，要求： 1.支持器件读、写、并行计算以及阈值输出功能的接口调用 2.提供python编程接口 3.提供接口的使用说明或手册 人民币12万元 详细技术指标见第六章项目需求。 预算总金额：人民币32万元，供应商报价超出预算金额或最高限价的则视为无效响应。 二、供应商资格条件 1．符合《中华人民共和国政府采购法》第二十二条的规定； ******** 具有独立承担民事责任的能力； ******** 具有良好的商业信誉和健全的财务会计制度； ******** 具有履行合同所必需的设备和专业技术能力； ******** 有依法缴纳税收和社会保障资金的良好记录； ******** 参加政府采购活动前三年内，在经营活动中没有违法记录； ******** 法律、行政法规规定的其他条件。 2．供应商应出具参加政府采购活动前3年内在经营活动中无重大违法记录的声明，且在“****网站、中****网（********）查询无不良记录（以公告发布日期之后的查询结果为准）。 3．本项目不接受联合体响应。
本招标项目仅供 正式会员查阅，您的权限不能浏览详细信息,请点击注册/登录，请联系工作人员办理入网升级。
联系人：张培
电话：010-53658120
手机：13718359801 (欢迎拨打手机/微信同号)
邮箱：zhangpei@zbytb.com
下载招标公告:华中科技大学存算系统设计及算法开发询比公告.pdf
